

45742



PATENT

UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Dong-Ryeol Ryu et al.

Serial No.: 10/681,104

Group Art Unit:

Filed: October 9, 2003

For: RAKE RECEIVING APPARATUS AND
METHOD IN A DIRECT SEQUENCE
CDMA MOBILE COMMUNICATION
SYSTEM

TRANSMITTAL OF PRIORITY DOCUMENT

Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Sir:

In order to perfect the claim for priority under 35 U.S.C. §119(a), the Applicants herewith submit a certified copy of Korean Patent Application No. 2003-37201, as filed on June 10, 2003. Should anything further be required, the Office is asked to contact the undersigned attorney at the local telephone number listed below.

Respectfully submitted,

Peter L. Kendall
Attorney of Record
Reg. No.: 46,246

Roylance, Abrams, Berdo & Goodman, L.L.P.
1300 19th Street, N.W., Suite 600
Washington, D.C. 20036-2680
(202) 659-9076

Dated: March 5, 2004



별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto
is a true copy from the records of the Korean Intellectual
Property Office.

출 원 번 호 : 10-2003-0037201
Application Number

출 원 년 월 일 : 2003년 06월 10일
Date of Application JUN 10, 2003


출 원 인 : 삼성전자주식회사
Applicant(s) SAMSUNG ELECTRONICS CO., LTD.



2003 년 09 월 19 일

특 허 청

COMMISSIONER



【서지사항】

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【참조번호】	0006
【제출일자】	2003.06.10
【국제특허분류】	H04B
【발명의 명칭】	직접 시퀀스 부호분할다중접속 이동통신시스템에서 레이크 수신 장치 및 방법
【발명의 영문명칭】	APPARATUS AND METHOD FOR RECEIVING MULTI-PATH IN DS-CDMA COMMUNICATION SYSTEM
【출원인】	
【명칭】	삼성전자 주식회사
【출원인코드】	1-1998-104271-3
【대리인】	
【성명】	이건주
【대리인코드】	9-1998-000339-8
【포괄위임등록번호】	2003-001449-1
【발명자】	
【성명의 국문표기】	류동렬
【성명의 영문표기】	RYU, Dong Ryeol
【주민등록번호】	741109-1224916
【우편번호】	139-784
【주소】	서울특별시 노원구 중계2동 경남.롯데.상아아파트 (1-17동) 3동 1106 호
【국적】	KR
【발명자】	
【성명의 국문표기】	황성규
【성명의 영문표기】	HWANG, Seong Kyu
【주민등록번호】	650820-1639343
【우편번호】	135-778
【주소】	서울특별시 강남구 대치2동 은마아파트 1동 806호
【국적】	KR

【발명자】

【성명의 국문표기】	이재혁
【성명의 영문표기】	LEE, Jae Hawk
【주민등록번호】	710104-1231713
【우편번호】	137-951
【주소】	서울특별시 서초구 잠원동 신반포 한신아파트 345동 801호
【국적】	KR

【발명자】

【성명의 국문표기】	이정길
【성명의 영문표기】	LEE, Jeoung Gil
【주민등록번호】	720405-1902011
【우편번호】	442-190
【주소】	경기도 수원시 팔달구 우만동 64-13 105호
【국적】	KR

【발명자】

【성명의 국문표기】	임채만
【성명의 영문표기】	LIM, Chae Man
【주민등록번호】	740309-1652512
【우편번호】	152-764
【주소】	서울특별시 구로구 구로4동 두산아파트 102동 1601호
【국적】	KR

【심사청구】

【취지】

특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정에 의한 출원심사 를 청구합니다. 대리인
이건주 (인)

【수수료】

【기본출원료】	20 면	29,000 원
【가산출원료】	35 면	35,000 원
【우선권주장료】	0 건	0 원
【심사청구료】	20 항	749,000 원
【합계】		813,000 원

【요약서】

【요약】

본 발명은 직접시퀀스 부호분할다중접속 이동통신시스템에서 다중 경로(Multi-path) 신호들을 수신하는 장치 및 방법에 관한 것이다. 이를 위한, 본 발명의 실시 예에서는 각 평거들로부터의 타이밍 제어신호들을 수집하고, 상기 타이밍 제어신호에 의해 상기 각 평거들이 복조를 수행하고자 하는 시간 지연 위치들간의 관계를 분석한다. 그리고, 상기 분석에 의해 특정 평거에서의 시간 지연 위치가 인접한 다중경로를 할당받은 평거의 시간 지연 위치에 임계 값만큼 근접할 시 강제로 임계 값만큼의 거리가 유지되도록 한다. 이는 상기 인접 다중경로를 할당 받은 평거의 타이밍 제어신호가 상기 특정 평거에서도 동일하게 사용되도록 함으로써 가능하다.

【대표도】

도 7

【색인어】

DS-CDMA, MULTI-PATH, RAKE RECEIVER, FINGER, TIMING CONTROL SIGNAL, CODE TRACKER



【명세서】

【발명의 명칭】

직접시퀀스 부호분할다중접속 이동통신시스템에서 레이크 수신장치 및 방법{APPARATUS AND METHOD FOR RECEIVING MULTI-PATH IN DS-CDMA COMMUNICATION SYSTEM}

【도면의 간단한 설명】

도 1은 종래 레이크 수신기의 구조를 보이고 있는 도면.

도 2는 종래 레이크 수신기에 사용되는 일반적인 부호 추적기의 구조를 보이고 있는 도면.

도 3은 통상적인 다중 경로 환경의 전력 프로파일의 일 예를 보이고 있는 도면.

도 4는 통상적인 다중 경로 환경의 전력 프로파일의 다른 예를 보이고 있는 도면.

도 5는 비동기방식에서 이용되는 송/수신단에서의 펄스 정형 필터에 의한 임펄스 응답을 보이고 있는 도면.

도 6은 비동기방식에서 제시한 케이스 2 채널과 송/수신단의 펄스정형필터를 거친 신호의 포락선을 보이고 있는 도면.

도 7은 본 발명의 실시 예에 따른 레이크 수신기의 구조를 보이고 있는 도면.

도 8은 도 7에서의 타이밍 제어신호 선택부의 상세 구조를 보이고 있는 도면.

도 9는 본 발명의 실시 예에 따른 다중 경로 수신을 위한 제어 흐름을 보이고 있는 도면.

도 10은 본 발명의 실시 예에 따른 첫 번째 동작 예를 설명하기 위한 파형도.

도 11은 본 발명의 실시 예에 따른 두 번째 동작 예를 설명하기 위한 파형도.

도 12는 본 발명의 실시 예에 따른 세 번째 동작 예를 설명하기 위한 파형도.

도 13은 본 발명의 실시 예에 따른 네 번째 동작 예를 설명하기 위한 파형도.

도 14는 본 발명의 실시 예에 따른 다섯 번째 동작 예를 설명하기 위한 파형도.

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

<15> 본 발명은 직접시퀀스 부호분할다중접속 이동통신시스템에서 다중 경로(Multi-path) 신호들을 수신하는 장치 및 방법에 관한 것이다.

<16> 오늘날 무선통신 서비스의 급속한 증가 추세에 비추어 현재 사용하고 있는 무선전파 스펙트럼의 포화현상은 쉽게 예견될 수 있다. 따라서, 주파수 효율에 있어 우수한 특성을 가지는 새로운 무선통신 기술의 개발이 요청된다. 이러한 무선통신의 대표적인 예로 부호분할다중접속(Code Division Multiple Access, 이하 "CDMA"라 칭함) 방식을 들 수 있다.

<17> 이러한 CDMA 방식에서는 넓은 주파수대역을 동시에 여러 사용자들이 공동으로 사용한다. 즉, 각각의 사용자들이 확산대역방식을 사용하여 넓은 대역으로 변조한 신호를 동시에 전송하고, 각각의 부호(code 또는 시퀀스)를 사용하여 원하는 사용자의 전송신호를 찾아내다. 상기 CDMA 방식을 사용하는 이동통신시스템은 전송 데이터가 쉽게 노출되지 않아 다른 다중접속을 사용하는 경우보다 높은 보안성을 가진다. 상기 CDMA 방식은 주파수대역을 확산시키는 방식에

따라 직접시퀀스 부호분할다중접속(DS/CDMA) 방식과, 주파수도약 부호분할다중접속(FH/CDMA) 방식 등으로 나누어진다.

<18> 상기 DS/CDMA 방식은 송신하고자 하는 신호를 사용자 고유의 PN 시퀀스에 의하여 부호화 시킴으로서 상기 송신하고자 하는 신호가 가지고 있는 신호 스펙트럼 영역을 확산하여 광대역 신호로 변환하여 송신하는 방식이다. 상기 DS/CDMA 방식에서는 통상적으로 다중 경로를 통한 신호 전송이 이루어진다. 상기 DS/CDMA 이동통신시스템에서 다중경로 수신기(이하 "레이크 수신기"라 칭함)는 서로 다른 경로들을 거쳐 수신되는 다중경로신호들을 복조하며, 시간 다이버시티(diversity) 효과를 가진다. 이를 위하여 상기 레이크 수신기는 복수의 평거(finger)들을 가진다. 상기 각 평거들에는 각각의 경로를 거쳐 서로 다른 시간지연을 가지는 다중경로신호들이 할당되고, 상기 각 평거들로부터 처리된 신호들에 대해서는 컴바이닝이 이루어져 수신 품질을 높일 수 있다.

<19> 도 1은 DS/CDMA 방식의 이동통신시스템에서 사용되는 종래 레이크 수신기의 구조를 보이고 있는 도면이다.

<20> 상기 도 1을 참조하면, 레이크 수신기는 탐색기(searcher)(120), 복수의 평거(finger)들(130, 140, 150), 제어부(110) 및 컴바이너(combiner)(160)로 구성된다. 상기 제어부(110)는 상기 탐색기(120), 평거들(130, 140, 150) 및 컴바이너(160)를 관리한다. 상기 탐색기(120)는 다중경로 신호들의 전력 크기와 위치 정보를 검출한다. 상기 각 평거들(130, 140, 150)은 상기 제어부(110)로부터 상기 다중경로들 중 특정 다중경로를 할당받아 그 경로를 추적하고, 상기 특정 다중경로를 통해 수신되는 다중경로 신호에 대해 복조를 수행한다. 상기 각 평거들(130, 140, 150)은 샘플러(sampler)(132, 142, 152), 부호 추적부(code tracker)(134, 144, 154) 및 복조부(136, 146, 156)로 구성된다. 컴바이너(160)는 상기 복수의

핑거들(130, 140, 150)로부터의 복조 심볼 열들을 수신하고, 이를 결합하여 하나의 복조 심볼 열로써 출력한다.

<21> 전술한 구성에 의한 레이크 수신기의 동작을 살펴보면, 제어부(110)는 다중경로 탐색 명령을 탐색기(120)로 전달한다. 상기 탐색기(120)는 상기 다중경로 탐색 명령을 받으면, 다중경로 신호들의 전력 크기들을 측정한다. 그리고, 상기 다중경로 신호들의 위치정보들을 상기 측정한 다중경로 신호들의 전력 크기들과 함께 상기 제어부(110)로 보고한다. 상기 제어부(110)는 상기 탐색기(120)로부터 상기 다중경로 신호들의 전력 크기들과 위치 정보들을 보고 받는다. 상기 제어부(110)는 상기 전력 크기들과 위치 정보들에 의해 복조가 필요한 다중경로 신호들을 결정한다. 그 후 상기 복조가 필요한 다중경로 신호들에 대해서는 펑거들을 할당한다. 상기 할당된 펑거들로는 대응하는 다중경로 신호를 복조할 것을 요청하는 복조 명령을 출력한다. 이때, 상기 할당은 펑거들(130, 140, 150)에 대해 이루어졌다고 가정한다. 상기 복조 명령을 수신한 상기 펑거들(130, 140, 150)은 자신에게 할당된 다중경로 신호를 추적하고, 상기 추적된 다중경로 신호에 대해 복조를 수행한다. 상기 펑거들(130, 140, 150)에 의해 복조된 복조 심볼 열들은 컴바이너(160)로 전달된다. 한편, 상기 펑거들(130, 140, 150)은 현재 복조를 수행하고 있는 다중경로 신호의 품질을 측정하여 상기 제어부(110)로 보고한다. 상기 제어부(110)는 상기 펑거들(130, 140, 150)로부터 보고된 다중경로 신호들의 품질과 상기 탐색기(120)로부터 보고된 다중경로 신호의 전력 크기와 위치정보를 이용하여 특정 다중경로신호의 복조를 계속할 것인지 여부를 결정한다. 상기 컴바이너(160)는 상기 펑거들(130, 140, 150)로부터 전달되는 복조 심볼 열들을 결합하고, 상기 결합에 따른 하나의 복조 심볼 열을 출력한다.



<22> 이하 상기 레이크 수신기를 구성하는 평거의 동작을 구체적으로 살펴보면, 부호 추적부(134, 144, 154)는 다중경로 신호에 동기를 맞추어 다중경로 신호로부터 신호의 전력을 극대화 할 수 있도록 최적의 샘플 위치를 찾는다. 상기 부호 추적부(134, 144, 154)에 의해 찾은 최적의 샘플 위치는 타이밍 제어신호로써 샘플러(132, 142, 152)와 복조부(136, 146, 156)로 제공된다. 상기 샘플러(132, 142, 152)는 상기 부호 추정부(134, 144, 154)로부터의 타이밍 제어신호에 의해 대응하는 다중경로 신호를 샘플링하여 상기 복조부(136, 146, 156)와 상기 부호 추적부(134, 144, 154)로 제공한다. 상기 복조부(136, 146, 156)는 상기 부호 추적부(134, 144, 154)에서 검출된 최적 샘플 위치의 샘플을 이용하여 상기 샘플러(132, 142, 152)로부터의 다중경로 신호에 대한 복조를 수행한다.

<23> 상기 부호 추적부(134, 144, 154)는 하나의 샘플에 대응한 일정한 크기의 탐색 윈도우를 이용하여 상기 최적의 샘플 위치를 찾는다. 상기 탐색 윈도우는 늦은 위상의 위치(이하 "늦은 가설"이라 칭함, late-hypothes)와 이른 위상의 위치(이하 "이른 가설"이라 칭함, early-hypothes)간의 거리로써 표현될 수 있다. 상기 부호 추적부(134, 144, 154)는 상기 탐색 윈도우에 있어 늦은 가설에 대한 상관 값과 이른 가설에 대한 상관 값의 차를 이용하여 상관 값이 큰 쪽의 방향으로 샘플 위치를 이동시키어 최적 샘플 위치를 찾는다. 일반적으로 늦은 가설의 상관 값과 이른 가설의 상관 값의 차가 0이 되는 시점이 최적 샘플 위치에 해당한다. 이와 같이 부호 추적을 수행할 때 보통 탐색 윈도우의 중심 축과 늦은 가설간의 간격 또는 탐색 윈도우의 중심 축과 이른 가설간의 간격은 1칩 이내로 설정하는데, 0.5칩이 널리 이용된다. 상기 부호 추적부(134, 144, 154)의 수렴위치는 다중경로 신호의 전력 지연 프로파일(power delay profile)에 의존한다.

<24> 상기 다중경로에 있어 인접 경로간 시간 지연이 크고, 전력 차이가 작을수록 각 경로별로의 수렴이 용이하다. 하지만, 상기 인접 경로간의 시간 지연이 작으면서, 전력 차이가 클수록 상기 다중경로가 하나의 경로로 보여짐에 따라 평거들 각각에 대응한 부호 추적부들은 동일한 위치로 수렴할 확률이 증가하게 된다. 이와 같이 여러 평거들이 동일한 경로를 추적하는 문제가 발생할 수 있는데, 이러한 현상을 "fat finger 현상"이라고도 한다.

<25> 전술한 바에 있어 상기 레이크 수신기를 구성하는 각 평거들(130, 140, 150)은 제어부(110)로부터의 시간 지연이 서로 다른 다중경로들을 할당받고, 상기 할당받은 다중경로를 통해 수신한 다중경로 신호들을 부호 추적부(134, 144, 154)에서 지속적으로 추적하도록 한다. 이를 도 2에서 보이고 있는 부호 추적부의 상세 구성을 참조하여 보다 구체적으로 살펴보면 다음과 같다.

<26> 상기 도 2를 참조하면, 이론 가설 상관기(210)는 복조부로 입력되는 샘플 위치보다 이론 샘플 위치, 즉 이론 가설에서의 상관을 취하고, 상기 상관에 따른 제1상관 값은 출력한다. 늦은 가설 상관기(212)는 복조부로 입력되는 샘플 위치보다 늦은 샘플 위치, 즉 늦은 가설에서의 상관을 취하고, 상기 상관에 따른 제2상관 값을 출력한다. 상기 제1상관 값과 상기 제2상관 값은 감산기(214)에 의해 감산되고, 상기 감산에 따른 상관 차에 의해 타이밍 에러를 검출한다. 상기 타이밍 에러는 루프 필터(216)를 통과함으로써 최적의 샘플 위치를 구하기 위한 타이밍 제어신호로 출력된다. 전술한 바에 의해 얻어지는 최적의 샘플 위치는 보통 다중경로 신호의 전력 지연 프로파일의 포락선(envelope)에 의존하며, 포락선에 피크(peak)가 존재하는 지점으로 수렴하는 경향을 갖는다.

<27> 도 3은 다중경로 환경에서 전력 지연 프로파일의 일 예를 보이고 있는 도면이다. 상기 도 3에서 보이고 있는 예에서 시간 지연이 서로 다른 경로 L_0 와 L_1 은 T_d 만큼의 시간 간격을 가진다. 이러한 전력 지연 프로파일의 전제 하에서 L_0 경로와 L_1 경로가 서로 다른 평거에 할당되고, 상기 T_d 가 1칩 보다 크다고 가정하자. 이때, 각 평거의 부호 추적부는 이른 가설의 상관과 늦은 가설의 상관이 다른 경로의 영향을 받지 않아 잡음에 의한 영향이 크지 않으므로 각 경로에 대한 동기를 지속적으로 유지할 수 있다.

<28> 도 4는 다중경로 환경에서 전력 지연 프로파일의 다른 예를 보이고 있는 도면이다. 상기 도 4에서는 T_d 가 1칩 보다 작거나 인접 경로간 전력차이가 큰 경우에 있어 가질 수 있는 전력 지연 프로파일의 예를 보이고 있다. 이 경우 L_1 경로를 할당받은 두 번째 평거를 구성하는 부호 추적부에 있어 이른 가설에 의한 상관 값이 늦은 가설에 의한 상관 값보다 크게 된다. 따라서, 타이밍 제어신호는 탐색 원도우가 상관이 큰 방향, 즉 L_0 경로 방향으로 이동하도록 명령 한다. 이와 같은 동작에 의해 최초에 서로 다른 시간 지연을 가지는 경로에 대해 할당되었던 두 평거들이 결국 일정 시간이 경과하게 되면 L_0 경로에 수렴하게 된다. 이는 서로 다른 두 평거가 동일한 경로를 추적하는 fat finger 현상이 발생함을 의미한다.

<29> 이러한 이유로 인해 발생하는 fat finger 현상은 서로 다른 지연을 가지는 다중경로 신호들의 성분을 결합하여 시간 다이버시티 효과를 가지려는 레이크 수신기의 본래 목적을 잃게 함으로써, 수신 성능을 떨어뜨리는 문제를 야기한다.

<30> 실제로, 상기 도 4와 같은 전력지연프로파일을 가지는 다중경로 환경의 예로서, 3GPP(3rd Generation Partnership Project)에서 제안하고 있는 WCDMA(Wideband CDMA) 시스템에 대하여 단말 요구 성능을 기술하고 있는 TS(Technical Specification)에서 제시한 채널 조건 중에 case 3 채널을 들 수 있다. 상기 case 3 채널의 임펄스 응답은 하기 <표 1>에서 보이고

있는 바와 같은 특성을 가진다. 참고로 상기 WCDMA 시스템에서 1칩의 구간은 1/3840000 sec(약 260ns)이다.

<31> 【표 1】

상대지연(ns)	평균전력(dB)
0	0
260	-3
521	-6
781	-9

<32> 상기 WCDMA 시스템에서는 송신단 및 수신단의 펠스정형필터로써 SRRC(Square Raised Cosine) 필터를 이용한다. 상기 펠스정형필터에 의한 임펄스 응답 특성은 도 5와 같다. 따라서, TS에서 제시한 case 3의 채널과 상기 펠스정형필터를 거쳐 모뎀에 수신된 신호의 임펄스 응답 $r(t)$ 에 대한 포락선 ~~은~~은 도 6과 같이 나타난다. 상기 도 6에서의 포락선은 앞서 살펴본 상기 도 4와 같은 특성을 가진다. 이러한 특성으로 인해 종래 다중경로 수신기에서 fat finger 현상이 발생하게 될 것이다. 이 경우 3GPP에서 제시한 수신 성능 요구 조건을 만족시킬 수 없는 경우가 발생하게 될 것이다.

【발명이 이루고자 하는 기술적 과제】

<33> 따라서, 상기한 바와 같은 문제점을 해결하기 위한 본 발명의 목적은 fat finger 현상이 발생하는 것을 방지하기 위한 레이크 수신장치 및 방법을 제공함에 있다.

<34> 본 발명의 다른 목적은 인접한 경로들을 할당받은 복수의 평거들간의 시간 지연 차가 미리 정하여진 최소 기준 시간 지연 차 이내로 좁혀지는 것을 방지하는 장치 및 방법을 제공함에 있다.

<35> 본 발명의 또 다른 목적은 인접한 경로들을 할당받은 복수의 평거들간의 시간 지연 차가 미리 정하여진 최소 기준 시간 지연 차에 도달하면 동일한 타이밍 제어신호를 복수의 평거들이 참조하도록 하는 장치 및 방법을 제공함에 있다.

<36> 본 발명의 또 다른 목적은 동일한 타이밍 제어신호를 참조하고 있는 복수의 평거들간의 시간 지연 차가 미리 정하여진 임계 값보다 커지면 복수의 평거들 각각이 내부에서 발생하는 타이밍 제어신호를 참조하도록 하는 장치 및 방법을 제공함에 있다.

<37> 본 발명의 또 다른 목적은 동일한 타이밍 제어신호를 참조하고 있는 복수의 평거들간의 시간 지연 차가 미리 정하여진 임계 값보다 커지면 대상 평거의 시간 지연이 이동하는 방향에 의해 복수의 평거들 각각이 내부에서 발생하는 타이밍 제어신호를 참조하도록 하는 장치 및 방법을 제공함에 있다.

<38> 본 발명의 또 다른 목적은 서로 다른 경로를 할당받은 평거들간의 시간 지연 차가 일정한 오차 범위 내로 좁혀지는 것을 방지하는 장치 및 방법을 제공함에 있다.

<39> 상기한 바와 같은 목적을 달성하기 위한 제1견지에 있어, 본 발명은 서로 다른 경로를 통해 수신되는 다중 경로 신호들 각각을 서로 다른 평거들에 할당하고, 상기 평거들 각각이 자신에게 할당된 경로 신호를 복조하는 레이크 수신장치에서, 상기 각 평거들이 상기 할당된 경로 신호를 추적하도록 하는 장치에 있어서, 다른 평거들에서 상기 할당된 경로 신호를 추적하기 위한 발생하는 타이밍 제어신호들을 입력하고, 부호 추적부 선택신호에 의해 상기 다른 평거들의 타이밍 제어신호들과 내부에서 발생하는 내부 타이밍 제어신호 중 어느 하나를 선택하여 자신에게 할당된 경로 신호를 추적하는 상기 각 평거들과, 상기 평거들로부터의 타이밍 제어신호들을 입력하고, 인접한 경로 신호들을 할당받은 평거들에 의해 추적되고 있는 시간 지연

들의 차에 의해 상기 각 평거들에 대응한 상기 부호 추적부 선택신호들을 출력하는 제어부를 포함함을 특징으로 한다.

<40> 상기한 바와 같은 목적을 달성하기 위한 제2견지에 있어, 본 발명은 서로 다른 경로를 통해 수신되는 다중 경로 신호들 각각을 서로 다른 평거들에 할당하고, 상기 평거들 각각이 자신에게 할당된 경로 신호를 복조하는 레이크 수신장치에서, 상기 각 평거들이 상기 할당된 경로 신호를 추적하도록 하는 방법에 있어서, 상기 할당된 경로 신호를 추적하기 위해 상기 각 평거들로부터 발생하는 타이밍 제어신호들을 참조하여, 인접한 경로 신호들을 할당받은 평거들에 의해 추적되고 있는 시간 지연들의 차에 의해 상기 각 평거들에 대한 부호 추적부 선택신호들을 출력하는 과정과, 상기 각 평거들이 상기 부호 추적부 선택신호에 의해 다른 평거들의 타이밍 제어신호들과 내부에서 발생하는 내부 타이밍 제어신호 중 어느 하나를 선택하는 과정과, 상기 선택한 타이밍 제어신호를 사용하여 자신에게 할당된 경로 신호를 추적하는 과정을 포함함을 특징으로 한다.

<41> 상기한 바와 같은 목적을 달성하기 위한 제3견지에 있어, 본 발명은 서로 다른 경로를 통해 수신되는 다중 경로 신호들 각각을 서로 다른 평거들에 할당하고, 상기 평거들 각각이 자신에게 할당된 경로 신호를 복조하는 레이크 수신장치에서, 상기 각 평거들이 상기 할당된 경로 신호를 추적하는 장치에 있어서, 상기 할당된 경로 신호로부터 최적의 샘플 위치를 구하기 위한 내부 타이밍 제어신호를 발생하는 부호 추적부와, 상기 부호 추적부로부터의 내부 타이밍 제어신호와 다른 평거들로부터의 타이밍 제어신호를 입력하고, 상기 할당된 경로 신호와 인접한 경로 신호를 할당받은 평거와의 시간 지연 차에 의해 상기 내부 타이밍 제어신호와 상기 다른 평거들로부터의 타이밍 제어신호들 중 어느 하나를 선택하여 출력하는 타이밍 제어신호 선

택부와, 상기 선택된 타이밍 제어신호에 의해 상기 할당된 경로 신호에 대한 복조를 수행하는 복조부를 포함함을 특징으로 한다.

<42> 상기한 바와 같은 목적을 달성하기 위한 제4견지에 있어, 본 발명은 서로 다른 경로를 통해 수신되는 다중 경로 신호들 각각을 서로 다른 평거들에 할당하고, 상기 평거들 각각이 자신에게 할당된 경로 신호를 복조하는 레이크 수신장치에서, 상기 각 평거들이 상기 할당된 경로 신호를 추적하는 방법에 있어서, 상기 할당된 경로 신호로부터 최적의 샘플 위치를 구하기 위한 내부 타이밍 제어신호를 발생하는 과정과, 상기 부호 추적부로부터의 내부 타이밍 제어신호와 다른 평거들로부터의 타이밍 제어신호를 입력하고, 상기 할당된 경로 신호와 인접한 경로 신호를 할당받은 평거와의 시간 지연 차에 의해 상기 내부 타이밍 제어신호와 상기 다른 평거들로부터의 타이밍 제어신호들 중 어느 하나를 선택하여 출력하는 과정과, 상기 선택된 타이밍 제어신호에 의해 상기 할당된 경로 신호에 대한 복조를 수행하는 과정을 포함함을 특징으로 한다.

【발명의 구성 및 작용】

<43> 이하 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하면 다음과 같다.

<44> 후술될 상세한 설명에서는 상술한 기술적 과제를 이루기 위해 본 발명에 있어 한 개의 대표적인 실시 예를 제시할 것이다. 그리고 본 발명으로 제시될 수 있는 다른 실시 예들은 본 발명의 구성에서 설명으로 대체한다.

<45> 통상적으로 다중경로 신호들 각각은 서로 다른 시간 지연을 가지고서 수신된다. 따라서, 레이크 수신기는 각 다중경로 신호들을 평거별로 할당함으로써, 평거들 각각이 서로 다른 시간

지연을 가지는 다중경로 신호를 복조하도록 한다. 상기 각 평거들은 할당된 다중경로 신호에 대한 추적을 통해 최적의 다중경로 신호가 수신되는 최적의 샘플 위치로 이동하고, 상기 최적의 샘플 위치에서 수신되는 다중경로 신호를 복조한다. 상기 최적의 샘플 위치는 자신에게 할당된 다중경로에 있어, 최상의 전력 확률 밀도 함수를 가지는 다중경로 신호가 수신되는 시간 지연의 위치를 가리킨다. 상기 각 평거들에 있어 최적의 샘플 위치로의 이동은 다중경로 신호에 대한 추적에 따라 발생하는 타이밍 제어신호에 의해 이루어진다. 즉, 상기 타이밍 제어신호는 현재 복조가 이루어지고 있는 시간 지연의 위치의 이동을 제어하는 신호이다. 따라서, 상기 타이밍 제어신호에 의해 상기 각 평거들이 할당된 다중경로 신호에 대한 복조를 수행할 시간 지연 위치가 변경된다. 본 발명의 실시 예에서는 각 평거들로부터의 타이밍 제어신호들을 수집하고, 상기 타이밍 제어신호에 의해 상기 각 평거들이 복조를 수행하고자 하는 시간 지연 위치들간의 관계를 분석한다. 그리고, 상기 분석에 의해 특정 평거에서의 시간 지연 위치가 인접한 다중경로를 할당받은 평거의 시간 지연 위치에 임계 갱(최소 기준 시간 지연 차)만큼 근접할 시 강제로 상기 임계 갱만큼의 거리가 유지되도록 한다. 이는 상기 인접 다중경로를 할당받은 평거의 타이밍 제어신호가 상기 특정 평거에서도 동일하게 사용되도록 함으로써 가능하다. 이하 설명에서는 상기 인접 다중경로를 할당받은 평거를 "제1평거"라 하고, 상기 특정 평거를 "제2평거"라 칭한다.

<46> 본 발명의 실시 예를 구체적으로 설명함에 있어 사용되는 용어들에 대해 먼저 정의하면 다음과 같다.

<47> - T_{th1} ; 해당 평거가 자신의 타이밍 제어신호를 사용하도록 할 것인지 아니면 다른 평거의 타이밍 제어신호를 사용하도록 할 것인지를 판단하기 위한 기준이 되는 임계 갱(최소 기준 시간 지연 차).

<48> - T_{th2} 와 T_{th3} ; 현재 다른 평거의 타이밍 제어신호를 사용하고 있는 평거에 자신의 타이밍 제어신호를 사용하도록 할 것인지 아니면 계속하여 다른 평거의 타이밍 제어신호를 사용하도록 할 것인지를 판단하기 위한 기준이 되는 임계 값들임(최대 기준 시간 지연 차).

<49> - 유동 범위 ; T_{th2} 와 T_{th3} 간의 오차에 의해 형성된 범위임.

<50> - P_{th} ; 현재 다른 평거의 타이밍 제어신호를 사용하고 있는 평거가 T_{th3} 의 조건을 만족하지 않더라도 자신의 타이밍 제어신호를 사용하도록 할 것인지를 판단하기 위한 임계 값임.

<51> - T_d ; 두 평거들 간(복조를 위한 인접한 경로들 간)의 시간 지연 차임. 특정 평거가 타이밍 제어신호에 있어 다른 평거를 참조하고 있을 경우 T_d 는 T_{th1} 로 고정됨.

<52> - T_m ; 다른 평거의 타이밍 제어신호를 참조하고 있는 상황에서 내부 부호 추적부에 의해 변화하는 시간 지연 위치를 적용한 두 평거들 간의 시간 지연 차임.

<53> - P_{hypo} ; 평거에 의해 복조가 이루어지고 있는 탐색 윈도우에 있어 늦은 가설에서의 경로 전력(P_{late})과 이른 가설에서의 경로 전력(P_{early})의 비($\frac{P_{early}}{P_{late}}$ 또는 $\frac{P_{late}}{P_{early}}$) 혹은 늦은 가설에서의 경로 전력(P_{late})과 이른 가설에서의 경로 전력(P_{early})의 차($P_{late} - P_{early}$ 또는 $P_{early} - P_{late}$) , 즉 내부 부호 추적부의 이른 가설과 늦은 가설 중에 T_m 이 커지는 방향의 가설에서의 전력 크기와 T_m 이 작아지는 방향의 가설에서의 전력 크기의 비임.

<54> - 타이밍 제어신호 ; 각 평거에서 할당된 경로에 대한 추적 동작을 수행함에 있어 해당 경로의 시간 지연 위치를 이동시키기 위한 제어신호임. 즉, 상기 타이밍 제어신호에 의해 각 평거에서 복조를 수행하는 시점인 시간 지연 위치가 늦은 가설 측 또는 이른 가설 측으로 이동함.

<55> 이하 본 발명에서는 각 평거들에서 사용할 타이밍 제어신호를 결정하고, 상기 결정된 타이밍 제어신호에 의해 할당된 다중경로 신호에 대한 복조를 수행하는 레이크 수신장치 및 그 제어방법에 대해 구체적으로 설명하도록 한다.

<56> 도 7은 본 발명의 실시 예에 따른 레이크 수신기의 구성을 도시하고 있는 도면이다. 상기 도 7에서 보여지듯이 본 발명의 실시 예에 따라 다중 경로 신호를 복조하기 위해서는 각 평거들이 다른 평거들로부터의 타이밍 제어신호들을 입력할 수 있어야 한다. 또한, 소정 절차에 의해 상기 다른 평거들로부터의 타이밍 제어신호 또는 자신의 타이밍 제어신호 중 어느 하나를 선택하도록 하여야 한다.

<57> 이를 도 7을 참조하여 구체적으로 살펴보면, 제어부(710)는 탐색기(720)에게 다중 경로 탐색을 명령한다. 상기 탐색기(720)는 상기 다중경로 탐색 명령을 받으면, 다중경로 신호들 각각에 대응하여 전력 크기들을 측정한다. 그 후, 상기 제어부(710)에게 상기 다중경로 신호들 각각의 위치정보들과 상기 측정한 전력 크기들을 보고한다. 상기 제어부(110)는 상기 탐색기(720)로부터 보고된 상기 전력 크기들과 상기 위치 정보들에 의해 복조가 필요한 다중경로 신호들을 결정한다. 상기 결정에 의해 상기 제어부(710)는 상기 복조가 필요한 다중경로 신호들 각각에 대해 고유한 평거들을 할당한다. 상기 제어부(710)는 상기 할당된 평거들로 대응하는 다중경로 신호들의 복조를 요청하는 초기 복조 명령을 출력한다.

<58> 상기 초기 복조 명령을 수신한 상기 평거들(730, 740)은 자신에게 할당된 다중경로 신호를 추적하고, 상기 추적된 다중경로 신호에 대해 복조를 수행한다. 상기 평거들(730, 740)에 의해 복조된 복조 심볼 열들은 컴바이너(750)로 전달된다. 한편, 상기 평거들(730, 740)은 현재 복조를 수행하고 있는 다중경로 신호의 품질을 측정하여 상기 제어부(710)로 보고한다. 상기 평거들(730, 740) 각각은 부호 추적부(736, 746)에 의해 상기 할당된 다중경로 신호를 추적

함에 따라 내부적으로 타이밍 제어신호를 발생한다. 즉, 상기 부호 추적부(736, 746)는 하나의 샘플에 대응한 일정한 크기의 탐색 윈도우를 이용하여 최적의 샘플 위치를 찾는다. 상기 탐색 윈도우는 늦은 가설과 이른 가설간의 거리로써 표현될 수 있다. 상기 부호 추적부(736, 746)는 상기 탐색 윈도우에 있어 늦은 가설에 대한 상관 값과 이른 가설에 대한 상관 값의 차를 이용하여 상관 값이 큰 쪽의 방향으로 샘플 위치를 이동시키기 위한 타이밍 제어신호를 출력한다. 일반적으로 상기 최적 샘플 위치는 늦은 가설의 상관 값과 이른 가설의 상관 값의 차가 0이 되는 시점이다. 상기 부호 추적부(736, 746)로부터 발생되는 타이밍 제어신호는 상기 제어부(710)로 보고된다. 한편, 상기 타이밍 제어신호는 자신의 타이밍 제어신호 선택부뿐만 아니라 자신과 다른 다중 경로 신호를 추적하는 다른 평거들의 타이밍 제어신호 선택부로도 제공된다. 이로 인해, 상기 각 평거들(730, 740)은 상기 제어부(710)에 의해 나머지 평거들이 내부적으로 발생한 타이밍 제어신호를 모두 알 수 있다.

<59> 상기 제어부(710)는 상기 각 평거들로부터 타이밍 제어신호들을 수신한다. 상기 제어부(710)는 상기 타이밍 제어신호들과 외부로부터 제공되는 임계 값들(T_{th1} , T_{th2} , T_{th3} , P_{th})에 의해 상기 할당된 평거들 각각이 사용할 타이밍 제어신호를 결정한다. 즉, 각각의 평거들이 자신의 타이밍 제어신호를 그대로 사용하도록 할 것인지 아니면 다른 평거들 중 임의의 평거의 타이밍 제어신호를 사용하도록 할 것인지를 결정한다. 상기 제어부(710)는 상기 결정된 타이밍 제어신호가 선택되도록 하는 부호 추적부 선택신호를 상기 복조 명령과 함께 출력한다. 이때의 복조 명령은 현재 수행하고 있는 복조 동작을 지속할 것을 요청하는 것이다. 예컨대, 상기 제어부(710)는 특정 평거에 의해 추적되고 있는 경로가 다른 평거에 의해 추적되고 있는 경로와의 간격이 T_{th1} 이내로 근접하는 것을 방지하도록 한다. 전술한 본 발명의 실시 예에 따른 제어부(710)의 구체적인 동작은 도 9를 참조하여 후술될 것이다.

<60> 상기 각 평거들(730, 740)은 상기 제어부(710)로부터의 부호 추적부 선택신호에 의해 자신의 타이밍 제어신호와 미리 알고 있는 나머지 평거들로부터의 타이밍 제어신호들 중 어느 하나의 타이밍 제어신호를 선택한다. 상기 타이밍 제어신호의 선택은 상기 각 평거들(730, 740)의 타이밍 제어신호 선택부들(734, 744)에 의해 수행된다. 상기 타이밍 제어신호 선택부(734, 744)의 구현 예는 도 8에서 보이고 있다. 상기 도 8에서도 보여지듯이, 상기 타이밍 제어신호 선택부는 자신이 속한 평거의 부호 추적부로부터의 타이밍 제어신호와, 다른 평거들의 부호 추적부로부터의 타이밍 제어신호들을 입력한다. 상기 도 8에서는 상기 타이밍 제어신호 선택부로 N개의 타이밍 제어신호들이 입력되는 예를 개시하고 있다. 상기 N개의 타이밍 제어신호들은 자신이 속하여 있는 평거의 부호 추적부로부터 입력되는 타이밍 제어신호를 포함한다. 한편, 상기 타이밍 제어신호 선택부는 상기 제어부(710)로부터의 부호 추적부 선택신호를 입력하며, 상기 부호 추적부 선택신호에 의해 상기 복수의 타이밍 제어신호들 중 어느 하나의 타이밍 제어신호를 선택한다. 상기 선택된 타이밍 제어신호는 해당 평거의 타이밍 제어신호로써 출력된다.

<61> 그 후 상기 각 평거들(730, 740)은 새로이 선택된 타이밍 제어신호에 의해 다중경로 신호의 복조를 지속한다. 하지만, 상기 각 평거들(730, 740)은 다른 평거들로부터의 타이밍 제어신호에 의해 다중 경로 신호를 복조하더라도 자신의 타이밍 제어신호는 지속적으로 출력하도록 한다. 즉, 내부의 부호 추적부가 자신의 평거에 의하여 참조되지 않는 경우라 하더라도 내부 부호 추적부의 동작을 중단하는 것이 아니라 동작을 계속 수행하도록 한다. 이는 현재는 다른 평거로부터의 타이밍 제어신호를 사용하고 있으나 인접 경로간의 시간 지연 차가 벌어졌을 때 상기 제어부(7120)에 의해 언제라도 자신의 타이밍 제어신호의 사용이 선택될 수 있도록 하기

위함이다. 따라서, 해당 평거에 의해 복조가 이루어지는 시간 지연 위치는 $T_d < T_{th1}$ 가 되는 방향으로는 움직이지 못하고, $T_d \geq T_{th1}$ 이 되는 방향으로만 움직일 수 있도록 허용된다.

<62> 상기 각 타이밍 제어신호 선택부(734, 744)에 의해 선택된 타이밍 제어신호는 대응하는 샘플러(732, 742)와 복조부(738, 748)로 제공된다. 상기 샘플러(732, 742)와 상기 복조부(738, 748)는 수신신호로부터 상기 타이밍 제어신호에 의해 원하는 다중경로 신호를 복조한다. 한편, 전술한 동작에 의해 각 평거들로부터 출력되는 복조된 심볼 열들은 캠바이너(750)로 입력된다. 상기 캠바이너(750)는 상기 복수의 복조된 심볼 열들을 결합하여 하나의 복조된 심볼 열로써 출력한다. 이는 다중경로 신호에 대한 수신 품질을 높이는 이유가 된다.

<63> 도 9는 본 발명의 실시 예에 따른 레이크 수신기에서의 동작 절차를 나타내고 있는 제어흐름을 도시한 도면이다. 상기 도 9에서는 제어부가 각 평거들로부터의 타이밍 제어신호들 중 특정 평거에 대응하여 어느 하나의 타이밍 제어신호를 선택하는 절차를 포함하고 있다. 한편, 상기 도 9에서 보이고 있는 제어 흐름에서는 이미 외부로부터의 임계 값들(T_{th1} , T_{th2} , T_{th3} , P_{th})을 수신하고, 각 평거들로부터의 타이밍 제어신호들을 수집하였다고 가정하고 있다.

<64> 상기 도 9에서 보이고 있는 제어 흐름은, 다중경로 신호에 대한 복조 동작이 요구되면 제어부는 복조가 유효한 동안 목표 경로와 상기 목표 경로에 가장 인접한 인접 경로와의 시간 지연 차(T_d)를 계산하는 과정과, 상기 계산한 시간 지연 차(T_d)에 의해 fat finger 현상의 발생이 예측되지 않으면 해당 평거가 자신의 부호 추적부를 계속 참조하도록 유지시키는 과정과, 그렇지 않으면 상기 목표 경로와 상기 인접 경로 중 경로 전력이 큰 경로를 할당받은 평거의 부호 추적부를 나머지 하나의 평거에서 참조하도록 제어하는 과정을 포함한다.

<65> 상기 도 9를 참조하면, 제어부(710)는 각 평거들로부터의 타이밍 제어신호들에 의해 각 평거들이 복조하고 있는 경로들, 즉 복조가 이루어지고 있는 시간 지연 위치들간의 간격들(T_d)을 확인한다. 그 후 상기 간격별로의 제어가 수행된다. 후술될 설명에서는 상기 간격들 중 특정한 두 개의 평거들(할당된 다중경로들이 인접한 두 개의 평거들)에 있어 확인된 간격(T_d)에 대해서만 설명하나 그 외의 모든 평거들간의 간격들에 의해 제어도 동일하게 이루어질 수 있음에 유의하여야 한다. 상기 간격(T_d)를 가지는 두 개의 평거들은 앞에서 정의한 "제1평거"와 "제2평거"가 될 수 있다.

<66> 레이크 수신기의 제어부(710)는 912단계에서 상기 확인한 시간 지연 위치들간의 간격(T_d)이 미리 정해진 임계 값(T_{th1})에 도달하는 상황이 발생하는지를 검사한다. 이는 상기 확인한 시간 지연 위치들간의 간격(T_d)이 " $T_d > T_{th1}$ "의 조건을 만족하는지를 통해 검사할 수 있다. 상기 조건을 만족하지 않는다는 것은 상기 제2평거에 의해 복조가 이루어지고 있는 시간 지연 위치가 fat finger 현상이 발생할 정도로 상기 제1평거에 의해 복조가 이루어지고 있는 시간 지연 위치에 근접하였음을 의미한다. 이는 별도의 제어가 없을 시 상기 1평거와 상기 2평거간에 fat figger 현상이 발생할 수 있다는 것이다.

<67> 상기 조건에서 사용된 T_{th1} 에 대하여 예를 들어 부연 설명하자면 다음과 같다. 일반적으로 직접시퀀스 확산코드의 자기상관은 시간차이가 1칩 이하일 때가 상대적으로 크고, 그 이상에서는 0이거나 펄스정형필터의 특성에 따라 상대적으로 미미하다. 따라서, 상기 T_{th1} 을 1칩으로 설정하면 경로간 시간 지연 차가 그 이하의 값이 되지 못하므로 경로간 상호간섭, 즉 원하지 않는 확산코드의 자기상관을 억제할 수 있다.

<68> 상기 검사에 의해 상기 T_d 가 상기 조건을 만족하면 914단계로 진행하며, 상기 조건을 만족하지 않으면 922단계로 진행한다. 상기 914단계로 진행하면, 상기 제어부(710)는 상기 제1평

거와 상기 제2핑거에 대해 내부 타이밍 제어신호에 의해 다중경로 신호의 추적을 계속 수행할 것을 명령하는 부호 추적부 선택신호를 출력한다. 이에 대응하여 상기 제1핑거와 상기 제2핑거는 916단계에서 내부에서 발생한 타이밍 제어신호에 의해 해당 다중경로 신호의 복조와 추적을 계속하여 수행한다. 상기 제어부(710)는 918단계에서 복조가 중단되는지를 지속적으로 감시 한다. 상기 각 펑거의 복조 중단 여부는 현재 복조하고 있는 경로의 신호전력이 미약해지거나, 다중경로 탐색기에서 새로운 경로가 발견되어 펑거에 새 경로를 할당하는 등의 이유로 현재 경로신호에 대한 복조를 계속 수행할지를 판단하는 것을 의미한다. 만약, 상기 918단계에서 복조가 중단됨을 감지하면, 상기 제어부(710)는 상기 복조가 중단된 대상 펑거들에 대해 복조를 중단하라는 명령을 전송한다. 그렇지 않고, 복조 중단이 감지되지 않으면, 상기 제어부(710)는 920단계에서 상기 912단계에서 이루어진 검사를 재 수행한다. 이는 상기 제1핑거와 상기 제2핑거에 의해 복조가 수행되고 있는 중에 상기 912단계에서 밝힌 조건($T_d > T_{th1}$)을 만족하지 않는 상황이 발생할 수 있기 때문이다. 만약, 상기 920단계에서 앞에서 밝힌 조건을 만족하지 않는 상황이 발생하면 상기 제어부(710)는 상기 922단계로 진행한다.

<69> 전술한 동작을 요약하면, 상기 912단계에서 상기 922단계로 진행하는 것은 제1핑거의 초기 시간 지연 위치와 상기 제2핑거의 초기 시간 지연 위치가 전술한 조건을 만족하지 못하는 경우가 될 수 있다. 상기 920단계에서 상기 922단계로 진행하는 것은 제1핑거와 제2핑거가 이미 할당된 다중경로 신호에 대한 복조를 수행하고 있는 상황에서 전술한 조건을 만족하지 못하는 경우가 될 수 있다.

<70> 전술한 두 가지 경우의 발생으로 인해 상기 922단계로 진행하면, 상기 제어부(710)는 상기 제1핑거에 대해 할당된 다중경로 신호의 경로 전력과 상기 제2핑거에 대해 할당된 다중경로 신호의 경로 전력을 비교한다. 그리고, 상기 비교 결과에 따라 상대적으로 경로 전력이 작은

핑거가 상대적으로 경로 전력이 큰 펑거의 타이밍 제어신호를 참조하도록 한다. 예컨대, 상기 제1핑거에 대해 할당된 다중경로 신호의 경로 전력이 상기 제2핑거에 대해 할당된 다중경로 신호의 경로 전력에 비해 상대적으로 크다면, 상기 제2핑거는 상기 제1핑거에서의 타이밍 제어신호를 참조하게 된다. 후술될 설명에서는 상기 제2핑거가 상기 제1핑거의 타이밍 제어신호를 참조하는 경우를 가정한다. 따라서, 상기 제어부(710)는 상기 922단계에서 상기 제2핑거에게 상기 제1핑거로부터 제공되는 타이밍 제어신호를 선택할 것을 명령하는 부호 추적부 선택신호를 출력한다. 한편, 상기 제1핑거에 대해서는 내부에서 발생하는 타이밍 제어신호를 선택할 것을 명령하는 부호 추적부 선택신호를 출력한다.

<71> 이에 대응하여 상기 제1핑거는 924단계에서 내부에서 발생한 타이밍 제어신호에 의해 펑거 동작을 계속하여 수행한다. 한편, 상기 제2핑거는 상기 924단계에서 상기 제1핑거로부터 제공되는 타이밍 제어신호를 선택하고, 상기 선택된 타이밍 제어신호에 의해 펑거 동작을 수행한다. 따라서, 상기 제2핑거에서의 시간 지연 위치, 즉 경로 위치는 상기 제1핑거의 시간 지연 위치, 즉 경로 위치에 의해 이동하게 된다. 예컨대, 상기 제1핑거의 경로 위치가 상기 제2핑거의 경로 위치에 근접하는 방향($T_m < T_{th1}$)으로 이동하면, " $T_d = T_{th1}$ "의 상태를 유지하기 위해 상기 제2핑거의 경로 위치 또한 같이 이동하게 된다.

<72> 상기 제어부(710)는 926단계에서 복조가 중단되는지를 지속적으로 감시한다. 만약, 상기 926단계에서 복조가 중단됨을 감지하면, 상기 제어부(710)는 상기 복조가 중단된 대상 펑거들에 대해 복조를 중단하라는 명령을 전송한다. 그렇지 않고, 복조 중단이 감지되지 않으면, 상기 제어부(710)는 928단계에서 상기 제2핑거로부터 보고되는 타이밍 제어신호에 의한 시간 지연 위치가 fat finger 현상이 발생할 수 있는 위치에서 벗어났는지를 판단한다. 상기 판단을 위해서는 미리 정해진 임계 값 T_{th2} 가 사용된다. 상기 판단은 제1핑거로부터의 타이밍 제어신

호를 참조하고 있는 상황에서 상기 제1핑거에서 보고하는 타이밍 제어신호에 의한 시간 지연 위치와 상기 제2핑거에서 보고하는 타이밍 제어신호에 의한 시간 지연 위치간의 시간 지연 차 (T_m)가 상기 T_{th2} 보다 큰지를 통해 이루어진다. 즉, 상기 판단에 적용되는 조건은 " $T_m > T_{th2}$ " 와 같다. 상기 T_{th2} 는 " $T_{th1} \leq T_{th2} \leq T_{th3}$ "의 조건을 만족하여야 한다. 만약, 상기 928단계에서 상기 " $T_m > T_{th2}$ "의 조건을 만족하지 않는다면, 상기 제어부(710)는 상기 924단계에서의 핑거 동작이 지속적으로 이루어질 수 있도록 제어한다. 하지만, 상기 928단계에서 상기 조건을 만족한다면, 상기 제어부(710)는 930단계로 진행하여 상기 제2핑거가 참조할 타이밍 제어신호를 변경하여도 될 것인지를 판단한다. 본 발명에서 상기 930단계를 두고 있는 것은 특정 핑거에 대해 참조할 타이밍 제어신호가 수시로 변경되는 것을 방지하기 위함이다.

<73> 상기 928단계와 상기 930단계를 통해 상기 T_m 이 T_{th3} 보다 크다면 상기 제어부(710)는 상기 914단계로 진행하여 상기 제2핑거가 내부에서 발생하는 타이밍 제어신호를 참조하도록 하는 부호 추적부 선택신호를 출력한다. 이는 현재 제2핑거의 내부에서 발생되는 타이밍 제어신호에 의한 시간 지연 위치가 fat finger 현상이 발생할 수 있는 위치에서 완전히 벗어났다고 보여지기 때문이다. 그렇지 않고, 상기 T_m 이 상기 T_{th2} 보다는 크나 상기 T_{th3} 보다는 작거나 같다면 상기 제어부(710)는 932단계로 진행한다. 상기 T_{th3} 은 두 인접 경로들간 간섭이 미미하다고 판단되는 시간 지연차에 해당하거나 또는 하드웨어 구현시 동일 핑거내에서 복조와 경로추적에 이용되는 샘플위치에 허용되는 최대 시간 지연 차일 수도 있다.

<74> 상기 932단계로 진행한 상기 제어부(710)는 P_{hypo} 와 P_{th} 를 비교하고, 상기 비교에 의해 상기 P_{hypo} 가 상기 P_{th} 보다 크면 상기 914단계로 진행한다. 하지만, 상기 비교에 의해 상기 P_{hypo} 가 상기 P_{th} 에 비해 작거나 같으면, 상기 제어부(710)는 상기 924단계에서의 핑거 동작이 지속적으로 이루어질 수 있도록 제어한다. 이와 같이 동작함에 있어 상기 P_{th} 를 높게 설정할

수록, 평거의 부호 추적부의 선택이 바뀔 확률이 낮아진다. 이것은 평거의 부호 추적부의 선택이 빈번하게 바뀌는 것을 막기 위한 것이다.

<75> 전술한 실시 예를 적용하게 되면, 특정 평거가 인접 평거로부터의 타이밍 제어신호를 참조하는 구간에서는 상기 특정 평거에서 복조를 수행하는 경로의 시간 지연 위치와 상기 인접 평거에서 복조를 수행하는 경로의 시간 지연 위치간의 시간 지연 차는 T_{th1} 로써 유지된다. 따라서, 상기 특정 평거와 상기 인접 평거간에 fat finger 현상이 발생하는 것을 방지할 수 있게 된다. 그 후, 상기 특정 평거에서 복조를 수행하는 경로의 시간 지연 위치가 상기 인접 평거에서 복조를 수행하는 경로의 시간 지연 위치에서 멀어지면 내부에서 발생하는 타이밍 제어신호를 참조하도록 함으로써 상기 특정 평거의 동작을 독립시킨다.

<76> 도 10 내지 도 14에서는 본 발명의 이해를 돋기 위한 다중경로 수신동작의 실시 예들을 도시하고 있다.

<77> 상기 도 10은 제어부에 의해 각 경로별로 평거가 할당된 초기 상태를 보이고 있는 도면이다. 상기 도 10에서는 서로 다른 시간지연을 가지는 세 경로들(L_0 경로, L_1 경로, L_2 경로)이 제어부에 의하여 서로 다른 세 개의 평거들(제1 내지 제3평거)에 각각 할당되었다고 가정한다. 또한, L_1 경로와 L_2 경로간의 시간 지연 차를 T_{d1} , L_1 경로와 L_2 경로간의 시간 지연 차를 T_{d2} 라 할 때, $T_{th1} < T_{d1} (=T_{m1}) \leq T_{d2}$ 라고 가정한다.

<78> 전술한 가정에서 서로 다른 경로들을 할당받은 각 평거들이 참조하고 있는 추호 추적부는 하기 <표 2>와 같다.

<79>

【표 2】

대상 평거	제어를 받을 부호 추적부
제1평거	제1부호 추적부
제2평거	제2부호 추적부
제3평거	제3부호 추적부

<80> 상기 <표 2>에서 보여지듯이 각 평거들(제1 내지 제3평거)은 모두 내부의 부호 추적부에 의한 제어를 받고 있음을 알 수 있다. 상기 내부 부호 추적부에 의한 제어를 받는다는 것은 각 부호 추적부로부터 발생되는 타이밍 제어신호에 의해 해당 경로를 추적하고 있음을 뜻한다. 통상적으로 부호 추적부는 수신신호의 전력지연프로파일의 포락선에 따라 신호 크기의 피크(peak)가 위치한 곳으로 수렴하는 경향이 있다. 따라서, L_1 경로를 할당받은 제2평거의 부호 추적부는 자신이 추적할 경로가 L_0 경로의 방향으로 움직이도록 하는 타이밍 제어신호를 발생시킬 것이다.

<81> 도 11은 상기 도 10의 상태에서 제2평거의 부호 추적부로부터 발생되는 타이밍 제어신호에 의해 상기 제2평거의 추적 경로가 이동한 예를 보이고 있는 도면이다. 상기 도 11에서는 제2평거에 의해 추적되고 있는 경로가 내부 부호 추적부로부터 발생되는 타이밍 제어신호에 따라 초기 할당된 L_1 경로에서 L_1' 경로로 이동함으로써, $T_{d1}(=T_{m1})$ 이 T_{th1} 에 도달한 예를 보이고 있다. 상기 제2평거의 추적 경로를 L_1 경로에서 L_1' 경로로 이동할 것을 요청하는 부호 추적부로부터의 타이밍 제어신호는 제어부로 보고될 것이다. 상기 제어부는 상기 제2평거로부터 보고된 타이밍 제어신호와 상기 제1평거로부터 보고된 타이밍 제어신호에 의해 T_{d1} 이 T_{th1} 에 도달하였음을 확인한다. 그 후 상기 제어부는 상기 제1평거에 의해 추적되고 있는 경로의 전력 크기와 상기 제2평거에 의해 추적되고 있는 경로의 전력 크기를 비교한다. 상기 비교에 의해 상대적으로 낮은 전력 크기에 대응한 평거(도 11에서 L_1' 경로를 복조하고 있는 평거)가 더 이

상 자신의 부호 추적부로부터 발생하는 타이밍 제어신호에 따르지 않고 상대적으로 높은 전력 크기에 대응한 평거(도 11에서 L_0 경로를 복조하고 있는 평거)의 부호 추적부로부터 발생하는 타이밍 제어신호에 따르도록 하는 부호 추적부 선택신호를 상기 제2평거로 제공한다. 상기 제2평거는 상기 부호 추적부 선택신호에 의해 내부에서 발생하는 타이밍 제어신호와 다른 평거들로부터의 타이밍 제어신호들 중 상기 제1평거로부터 제공되는 타이밍 제어신호를 선택하여 사용한다.

<82> 전술한 예에 의해 서로 다른 경로들을 할당받은 각 평거들이 참조하고 있는 추호 추적부는 하기 <표 3>과 같다.

<83> 【표 3】

대상 평거	제어를 받을 부호 추적부
제1평거	제1부호 추적부
제2평거	제1부호 추적부
제3평거	제3부호 추적부

<84> 상기 <표 3>에서 보여지듯이 상기 제2평거는 자신의 부호 추적부의 타이밍 제어를 따르지 않고 상기 제1평거의 부호 추적부의 타이밍 제어를 받는다. 이것은 다중경로환경에서 인접 경로간 시간지연차이가 작고 전력차이는 클 때 발생할 수 있는 fat finger 현상을 방지하기 위한 것이다. 즉, 다른 평거의 부호 추적부의 타이밍 제어를 받는 평거는 참조하고 있는 평거와 일정한 시간 지연 차(T_{th1})를 유지하므로 동일한 경로를 추적할 수 있는 가능성이 없어진다. 상기 T_{th1} 은 두 평거들에 의해 복조가 이루어지는 경로들간에 최대 허용 시간차로서 fat finger 현상이 발생하는 것을 방지하는 역할을 수행한다.

<85> 한편, 상기 L_1' 경로를 복조하고 있는 제2평거의 부호 추적부는 비록 자신의 평거에 의하여 참조되고 있지는 않지만 동작을 중단하지는 않고, 자체적으로 경로추적 동작을 계속 수행



한다. 단, $T_{m1} < T_{th1}$ 이 되는 방향으로는 움직이지 못하고, $T_{m1} \geq T_{th1}$ 이 되는 방향으로만 움직일 수 있도록 허용된다. 이것은 인접 경로간 시간 지연 차가 다시 벌어졌을 때 내부에 존재하는 부호 추적부의 제어에 의한 동작으로 돌아올 수 있도록 하기 위함이다.

<86> 이동통신시스템의 채널환경은 고정된 것이 아니라 시간에 따라 변화하므로 다중경로의 전력지연프로파일이 변화할 수도 있다. 하기에서는 도 12 내지 도 14를 참조하여 제2핑거가 제1핑거의 타이밍 제어신호를 참조하고 있는 상황에서 발생할 수 있는 몇 가지 예들을 살펴보도록 한다.

<87> 도 12는 제1핑거와 제2핑거에 의해 추적되고 있는 경로가 일정한 시간 지연 차(T_{th1})를 유지하고 있는 상황에서 상기 제1핑거에 의해 추적되는 경로가 이동한 경우를 보이고 있는 도면이다. 상기 도 12에서는 상기 제1핑거에 의해 추적되고 있는 경로에 대응한 시간 지연이 L_0 에서 L_0' 으로 이동하고, 상기 제2핑거의 부호 추적부로부터 발생하는 타이밍 제어신호는 변화가 없다는 것을 가정하고 있다. 이 경우 제2핑거는 상기 제1핑거로부터의 타이밍 제어신호를 참조하고 있음에 따라 자신이 추적하고 있는 경로에 대응한 시간 지연을 L_1' 에서 L_1'' 로 이동시킴으로써 상기 제1핑거와 상기 제2핑거간의 시간 지연 차(T_{d1})가 최소 허용 시간 지연 차 T_{th1} 로 보장될 수 있도록 한다. 물론, L_0' 경로와 제2핑거의 부호 추적부가 따르는 자체 경로 와의 시간 지연 차 T_{m1} 이 이미 T_{th1} 이상을 만족하면 같이 이동해야 할 필요는 없다. 하지만, 상기 도 12에서는 제2핑거의 부호 추적부가 따르는 자체 경로가 고정되어 있음을 가정하고 있음에 따라 상기 제2핑거에 의해 추적되는 경로에 대응한 시간 지연은 이동하게 된다.

<88> 도 13과 도 14는 상기 도 11과 같이 다른 펑거의 타이밍 제어신호를 참조하고 있던 펑거가 다시 자신의 부호 추적부로부터 발생하는 타이밍 제어신호를 참조하게 되는 상황을 도시한 것이다.

<89> 상기 도 13은 제1평거와 제2평거에 의해 추적되고 있는 경로가 일정한 시간 지연 차(T_{th1})를 유지하고 있는 상황에서 상기 제2평거가 참조하고 있지는 않으나 내부의 부호 추적부에 의해 추적되고 있는 경로가 이동한 예를 보이고 있는 도면이다. 상기 도 13에서는 상기 제2평거의 부호 추적부에 의해 추적되고 있는 경로에 대응한 시간 지연이 L_1' 에서 L_1'' 으로 이동하고, 상기 제1평거의 부호 추적부로부터 발생하는 타이밍 제어신호는 변화가 없다는 것을 가정하고 있다. 상기 제2평거의 부호 추적부에서 발생되는 타이밍 제어신호는 제어부로 보고된다. 상기 제어부는 상기 제2평거로부터 보고되는 타이밍 제어신호에 의해 내부적으로 추적되고 있는 시간 지연이 L_1' 에서 L_1'' 으로 이동하였음을 확인한다. 그 후, 상기 L_1'' 을 기준으로 하여 상기 제1평거에 의해 추적되고 있는 시간 지연 L_0 과의 시간 지연 차 T_{m1} 과 미리 결정된 임계 값 T_{th2} 를 비교함으로써, 상기 T_{m1} 이 상기 T_{th2} 에 도달하였는지를 판단한다. 상기 T_{m1} 이 상기 T_{th2} 를 넘어 섰다고 판단되면, 상기 제어부는 상기 T_{m1} 과 미리 결정된 임계 값 T_{th3} 을 추가로 비교함으로써, 상기 T_{m1} 이 상기 T_{th3} 에 도달하였는지를 판단한다. 상기 T_{m1} 이 상기 T_{th3} 에는 도달하지 못했다고 판단되면, 상기 제어부는 상기 L_1'' 을 기준으로 하여 이를 가설에서의 경로 전력(P_{early})과 늦은 가설에서의 경로 전력(P_{late})을 분석한다. 그 후, 상기 P_{hypo} 를 미리 결정된 임계 값 P_{th} 와 비교함으로써, 경로 전력이 증가하는 방향으로의 이동인지를 확인한다. 상기 경로 전력이 증가하는 방향으로의 이동은 상기 P_{hypo} 가 상기 P_{th} 보다 커지는 상황($P_{hypo} \geq P_{th}$)을 가정할 수 있다. 전술한 바와 같이 상기 T_{m1} 이 상기 T_{th3} 에 도달하였는지를 판단하고, 상기 P_{hypo} 가 상기 P_{th} 보다 커지는지를 확인하는 것은 불필요한 제어가 발생하는 것을 방지하기 위함이다. 즉, 상기 T_{m1} 이 상기 T_{th1} 과 상기 T_{th2} 의 사이에서 빈번하게 변화하는 상황에 대해 적절히 대처하기 위함이다.

<90> 상기 제어부는 상기 T_{m1} 이 상기 T_{th2} 와 상기 T_{th3} 사이에 존재하고, 상기 P_{hypo} 가 상기 P_{th} 보다 크거나 같으면 상기 제2평거에게 내부에서 발생하는 타이밍 제어신호를 참조하도록 지시하는 부호 추적부 선택신호를 출력한다. 상기 제2평거는 상기 부호 추적부 선택신호에 의해 내부에서 발생하는 타이밍 제어신호와 다른 평거들로부터의 타이밍 제어신호들 중 상기 내부에서 발생하는 타이밍 제어신호를 선택하여 사용한다.

<91> 그렇지 않고, 상기 T_{m1} 이 상기 T_{th2} 와 상기 T_{th3} 사이에 존재하나 상기 P_{hypo} 가 상기 P_{th} 보다 크거나 같지 않으면, 상기 제어부는 상기 제2평거에게 상기 제1평거로부터의 타이밍 제어신호를 지속적으로 참조할 것으로 지시하는 부호 추적부 선택신호를 출력한다. 이 경우 상기 제2평거는 현재 참조하고 있는 상기 제1평거의 타이밍 제어신호를 지속적으로 사용하여 해당 경로 신호를 복조한다.

<92> 도 14는 제1평거와 제2평거에 의해 추적되고 있는 경로가 일정한 시간 지연 차(T_{th1})를 유지하고 있는 상황에서 상기 제2평거가 참조하고 있지는 않으나 내부의 부호 추적부에 의해 추적되고 있는 경로가 이동한 다른 예를 보이고 있는 도면이다. 상기 도 14에서는 상기 제2평거의 부호 추적부에 의해 추적되고 있는 경로에 대응한 시간 지연이 L_1' 에서 L_1'' 으로 이동하고, 상기 제1평거의 부호 추적부로부터 발생하는 타이밍 제어신호는 변화가 없다는 것을 가정하고 있다. 상기 제2평거의 부호 추적부에서 발생되는 타이밍 제어신호는 제어부로 보고된다. 상기 제어부는 상기 제2평거로부터 보고되는 타이밍 제어신호에 의해 내부적으로 추적되고 있는 시간 지연이 L_1' 에서 L_1'' 으로 이동하였음을 확인한다. 그 후, 상기 L_1'' 을 기준으로 하여 상기 제1평거에 의해 추적되고 있는 시간 지연 L_0 과의 시간 지연 차 T_{m1} 과 미리 결정된 임계값 T_{th3} 을 비교함으로써, 상기 T_{m1} 이 상기 T_{th3} 에 도달하였는지를 판단한다. 이는 상기 T_{m1} 이 상기 T_{th2} 를 넘어 섰다고 판단이 선행되었다고 가정하고 있다. 여기서, 상기 T_{th3} 은 인접 경로

들간의 간섭이 더 이상 존재하지 않는 시간 지연 차를 의미한다. 또는, 상기 T_{th3} 은 하드웨어 구현시 동일 평거내에서 현재 복조 샘플 위치에서부터 내부의 부호 추적부가 처리할 수 있는 최대 허용가능 시간 지연 값일 수도 있다. 상기 제어부는 상기 T_{m1} 이 상기 T_{th3} 에 도달하였다 고 판단하면, 상기 제2평거에게 내부에서 발생하는 타이밍 제어신호를 참조하도록 지시하는 부호 추적부 선택신호를 출력한다. 상기 제2평거는 상기 부호 추적부 선택신호에 의해 내부에서 발생하는 타이밍 제어신호와 다른 평거들로부터의 타이밍 제어신호들 중 상기 내부에서 발생하는 타이밍 제어신호를 선택하여 사용한다.

<93> 전술한 예에 의해 서로 다른 경로들을 할당받은 각 평거들이 참조하고 있는 추호 추적부는 하기 <표 4>와 같다.

<94> 【표 4】

대상 평거	제어를 받을 부호 추적부
제1평거	제1부호 추적부
제2평거	제2부호 추적부
제3평거	제3부호 추적부

<95> 상기 <표 4>에서 보여지듯이 상기 제2평거는 기존에 참조하던 제1평거로부터의 타이밍 제어를 버리고, 내부에서 발생하는 타이밍 제어를 받는다. 이것은 다중경로환경에서 인접 경로 간 시간 지연 차가 작고 전력 차이가 큼으로 인해 fat finger 현상이 발생할 위험에서 벗어났음을 의미한다.

<96> 한편, 전술한 예들에서는 제2평거가 참조하고 있는 제1평거의 경로가 자신이 참조하고 있는 경로와 멀어지는 방향으로 이동함으로써, 시간 지연 차 T_{d1} 이 커지는 상황은 감안하고 있지 않다. 하지만, 상기 제2평거의 부호 추적부에 의한 실제 경로의 시간 지연이 고정되어 있다는 가정 하에 상기 제1평거에 의해 추적되고 있는 경로의 시간 지연이 이동함으로써 상기 도

13과 상기 14와 같은 상황이 발생할 수 있다. 즉, 제1핑거에 의해 추적되고 있는 경로의 시간 지연이 상기 제2핑거에 의해 추적되고 있는 경로의 시간 지연에서 멀어지는 방향으로 이동함으로써, T_{m1} 이 T_{th3} 보다 커지는 등의 사건이 발생할 수 있다. 이와 같은 사건이 발생하게 되면, 상기 제어부는 상기 제2핑거에게 자신의 타이밍 제어신호를 참조하여 경로 추적을 수행하도록 제어할 수 있다.

【발명의 효과】

<97> 상술한 바와 같이 본 발명에 의하면, 직접 시퀀스 부호분할다중접속 통신시스템에서 서로 다른 시간지연을 가지는 다중경로신호를 복조하는 펑거가 동일한 경로를 추적하는 fat finger 현상을 방지하도록 함으로써, 시간 다기화 효과를 보장할 수 있을 뿐만 아니라 시변하는 이동 채널에 적응할 수 있어 수신 품질을 높일 수 있다.

<98> 한편 종래 기술의 문제점을 언급하면서 부호 추적부에서 구분 불가능한 다중경로환경의 예로 들었던 3GPP에서 제시한 Case 3 채널에 대해서 4개의 펑거들이 1칩 간격(약 260ns)을 갖도록 할당된 뒤 유지한 상태로 가장 큰 전력을 갖는 경로의 부호 추적부의 타이밍 제어만 따르도록 함으로써 fat finger 현상을 발생시키지 않고 경로간 시간 간격을 유지한 상태로 신호를 복조할 수 있으므로 보다 우수한 수신 성능을 기대할 수 있다.



1020030037201

출력 일자: 2003/9/24

【특허청구범위】

【청구항 1】

서로 다른 경로를 통해 수신되는 다중 경로 신호들 각각을 서로 다른 평거들에 할당하고, 상기 평거들 각각이 자신에게 할당된 경로 신호를 복조하는 레이크 수신장치에서, 상기 각 평거들이 상기 할당된 경로 신호를 추적하도록 하는 장치에 있어서,

다른 평거들에서 상기 할당된 경로 신호를 추적하기 위한 발생하는 타이밍 제어신호들을 입력하고, 부호 추적부 선택신호에 의해 상기 다른 평거들의 타이밍 제어신호들과 내부에서 발생하는 내부 타이밍 제어신호 중 어느 하나를 선택하여 자신에게 할당된 경로 신호를 추적하는 상기 각 평거들과,

상기 평거들로부터의 타이밍 제어신호들을 입력하고, 인접한 경로 신호들을 할당받은 평거들에 의해 추적되고 있는 시간 지연들의 차에 의해 상기 각 평거들에 대응한 상기 부호 추적부 선택신호들을 출력하는 제어부를 포함함을 특징으로 하는 상기 장치.

【청구항 2】

제1항에 있어서, 상기 제어부는,

상기 인접한 경로 신호들을 할당받은 복수의 평거들 각각의 타이밍 제어신호들에 의해 확인한 상기 복수의 평거들간의 시간 지연 차가 미리 정하여진 최소 기준 시간 지연 차에 근접하면, 상기 복수의 평거들 중 경로 전력이 큰 제1평거로부터의 타이밍 제어신호를 선택하는 부호 추적부 선택신호를 제2평거로 출력함을 특징으로 하는 상기 장치.

【청구항 3】

제2항에 있어서, 상기 제어부는,
다른 평거로부터의 타이밍 제어신호를 선택하고 있는 제2평거로부터의 내부 타이밍 제어
신호와 상기 제1평거로부터의 타이밍 제어신호에 의해 확인한 상기 제1 및 제2평거들간의 시간
지연 차가 미리 정해진 최대 기준 시간 지연 차를 넘어서면, 상기 제2평거에게 상기 내부 타
이밍 제어신호를 선택하도록 지시하는 부호 추적부 선택신호를 출력함을 특징으로 하는 상기
장치.

【청구항 4】

제2항에 있어서, 상기 제어부는,
다른 평거로부터의 타이밍 제어신호를 선택하고 있는 제2평거로부터의 내부 타이밍 제어
신호와 상기 제1평거로부터의 타이밍 제어신호에 의해 확인한 상기 제1 및 제2평거들간의 시간
지연 차가 미리 정해진 유동 범위에 속하면, 상기 제2평거의 예상 추적 경로가 상기 시간 지
연 차의 증가 방향일 시 상기 제2평거에게 상기 내부 타이밍 제어신호를 선택하도록 지시하는
부호 추적부 선택신호를 출력함을 특징으로 하는 상기 장치.

【청구항 5】

제4항에 있어서, 상기 제어부는,
상기 제2평거로부터의 내부 타이밍 제어신호에 대응한 시간 지연을 기준으로 한 이론 가
설의 경로 전력과 늦은 가설의 경로 전력의 비가 미리 결정한 기준 전력 비보다 크면 상기 제2



1020030037201

출력 일자: 2003/9/24

핑거의 예상 추적 경로가 상기 시간 지연 차의 증가 방향이라 판단함을 특징으로 하는 상기 장치.

【청구항 6】

서로 다른 경로를 통해 수신되는 다중 경로 신호들 각각을 서로 다른 펑거들에 할당하고, 상기 펑거들 각각이 자신에게 할당된 경로 신호를 복조하는 레이크 수신장치에서, 상기 각 펑거들이 상기 할당된 경로 신호를 추적하도록 하는 방법에 있어서,

상기 할당된 경로 신호를 추적하기 위해 상기 각 펑거들로부터 발생하는 타이밍 제어신호들을 참조하여, 인접한 경로 신호들을 할당받은 펑거들에 의해 추적되고 있는 시간 지연들의 차에 의해 상기 각 펑거들에 대한 부호 추적부 선택신호들을 출력하는 과정과,

상기 각 펑거들이 상기 부호 추적부 선택신호에 의해 다른 펑거들의 타이밍 제어신호들과 내부에서 발생하는 내부 타이밍 제어신호 중 어느 하나를 선택하는 과정과,

상기 선택한 타이밍 제어신호를 사용하여 자신에게 할당된 경로 신호를 추적하는 과정을 포함함을 특징으로 하는 상기 방법.

【청구항 7】

제6항에 있어서, 상기 인접한 경로 신호들을 할당받은 복수의 펑거들 각각의 타이밍 제어신호들에 의해 확인한 상기 복수의 펑거들간의 시간 지연 차가 미리 정하여진 최소 기준 시간 지연 차에 근접하면, 상기 복수의 펑거들 중 경로 전력이 큰 제1펑거로부터의 타이밍 제어

신호를 선택하는 부호 추적부 선택신호를 제2핑거로 출력함을 특징으로 하는 상기 방법.

【청구항 8】

제7항에 있어서, 다른 펑거로부터의 타이밍 제어신호를 선택하고 있는 제2핑거로부터의 내부 타이밍 제어신호와 상기 제1핑거로부터의 타이밍 제어신호에 의해 확인한 상기 제1 및 제2핑거들간의 시간 지연 차가 미리 정해진 최대 기준 시간 지연 차를 넘어서면, 상기 제2핑거에게 상기 내부 타이밍 제어신호를 선택하도록 지시하는 부호 추적부 선택신호를 출력함을 특징으로 하는 상기 방법.

【청구항 9】

제7항에 있어서, 다른 펑거로부터의 타이밍 제어신호를 선택하고 있는 제2핑거로부터의 내부 타이밍 제어신호와 상기 제1핑거로부터의 타이밍 제어신호에 의해 확인한 상기 제1 및 제2핑거들간의 시간 지연 차가 미리 정해진 유동 범위에 속하면, 상기 제2핑거의 예상 추적 경로가 상기 시간 지연 차의 증가 방향일 시 상기 제2핑거에게 상기 내부 타이밍 제어신호를 선택하도록 지시하는 부호 추적부 선택신호를 출력함을 특징으로 하는 상기 방법.

【청구항 10】

제9항에 있어서, 상기 제2핑거로부터의 내부 타이밍 제어신호에 대응한 시간 지연을 기준으로 한 이론 가설의 경로 전력과 늦은 가설의 경로 전력의 비가 미리 결정한 기준 전력 비보다 크면 상기 제2핑거의 예상 추적 경로가 상기 시간 지연 차의 증가 방향이라 판단함을 특

징으로 하는 상기 방법.

【청구항 11】

서로 다른 경로를 통해 수신되는 다중 경로 신호들 각각을 서로 다른 평거들에 할당하고, 상기 평거들 각각이 자신에게 할당된 경로 신호를 복조하는 레이크 수신장치에서, 상기 각 평거들이 상기 할당된 경로 신호를 추적하는 장치에 있어서,

상기 할당된 경로 신호로부터 최적의 샘플 위치를 구하기 위한 내부 타이밍 제어신호를 발생하는 부호 추적부와,

상기 부호 추적부로부터의 내부 타이밍 제어신호와 다른 평거들로부터의 타이밍 제어신호를 입력하고, 상기 할당된 경로 신호와 인접한 경로 신호를 할당받은 평거와의 시간 지연 차에 의해 상기 내부 타이밍 제어신호와 상기 다른 평거들로부터의 타이밍 제어신호들 중 어느 하나를 선택하여 출력하는 타이밍 제어신호 선택부와,

상기 선택된 타이밍 제어신호에 의해 상기 할당된 경로 신호에 대한 복조를 수행하는 복조부를 포함함을 특징으로 하는 상기 장치.

【청구항 12】

제11항에 있어서, 상기 인접한 경로 신호들을 할당받은 복수의 평거들 각각의 타이밍 제어신호들에 의해 확인한 상기 복수의 평거들간의 시간 지연 차가 미리 정하여진 최소 기준 시간 지연 차에 근접하면, 상기 복수의 평거들 중 경로 전력이 큰 제1평거로부터의 타이밍 제어



1020030037201

출력 일자: 2003/9/24

신호를 선택하도록 동작함을 특징으로 하는 상기 장치.

【청구항 13】

제12항에 있어서, 다른 평거로부터의 타이밍 제어신호를 선택하고 있는 제2평거로부터의 내부 타이밍 제어신호와 상기 제1평거로부터의 타이밍 제어신호에 의해 확인한 상기 제1 및 제2평거들간의 시간 지연 차가 미리 정해진 최대 기준 시간 지연 차를 넘어서면, 상기 제2평거에게 상기 내부 타이밍 제어신호를 선택하도록 동작함을 특징으로 하는 상기 장치.

【청구항 14】

제12항에 있어서, 다른 평거로부터의 타이밍 제어신호를 선택하고 있는 제2평거로부터의 내부 타이밍 제어신호와 상기 제1평거로부터의 타이밍 제어신호에 의해 확인한 상기 제1 및 제2평거들간의 시간 지연 차가 미리 정해진 유동 범위에 속하면, 상기 제2평거의 예상 추적 경로가 상기 시간 지연 차의 증가 방향일 시 상기 제2평거에게 상기 내부 타이밍 제어신호를 선택하도록 동작함을 특징으로 하는 상기 장치.

【청구항 15】

제14항에 있어서, 상기 제2평거로부터의 내부 타이밍 제어신호에 대응한 시간 지연을 기준으로 한 이른 가설의 경로 전력과 늦은 가설의 경로 전력의 비가 미리 결정한 기준 전력 비보다 크면 상기 제2평거의 예상 추적 경로가 상기 시간 지연 차의 증가 방향이라 판단함을 특

징으로 하는 상기 장치.

【청구항 16】

서로 다른 경로를 통해 수신되는 다중 경로 신호들 각각을 서로 다른 평거들에 할당하고, 상기 평거들 각각이 자신에게 할당된 경로 신호를 복조하는 레이크 수신장치에서, 상기 각 평거들이 상기 할당된 경로 신호를 추적하는 방법에 있어서,

상기 할당된 경로 신호로부터 최적의 샘플 위치를 구하기 위한 내부 타이밍 제어신호를 발생하는 과정과,

상기 부호 추적부로부터의 내부 타이밍 제어신호와 다른 평거들로부터의 타이밍 제어신호를 입력하고, 상기 할당된 경로 신호와 인접한 경로 신호를 할당받은 평거와의 시간 지연 차에 의해 상기 내부 타이밍 제어신호와 상기 다른 평거들로부터의 타이밍 제어신호들 중 어느 하나를 선택하여 출력하는 과정과,

상기 선택된 타이밍 제어신호에 의해 상기 할당된 경로 신호에 대한 복조를 수행하는 과정을 포함함을 특징으로 하는 상기 방법.

【청구항 17】

제16항에 있어서, 상기 인접한 경로 신호들을 할당받은 복수의 평거들 각각의 타이밍 제어신호들에 의해 확인한 상기 복수의 평거들간의 시간 지연 차가 미리 정하여진 최소 기준 시간 지연 차에 근접하면, 상기 복수의 평거들 중 경로 전력이 큰 제1평거로부터의 타이밍 제어

신호를 선택하도록 동작함을 특징으로 하는 상기 방법.

【청구항 18】

제17항에 있어서, 다른 평거로부터의 타이밍 제어신호를 선택하고 있는 제2평거로부터의 내부 타이밍 제어신호와 상기 제1평거로부터의 타이밍 제어신호에 의해 확인한 상기 제1 및 제2평거들간의 시간 지연 차가 미리 정해진 최대 기준 시간 지연 차를 넘어서면, 상기 제2평거에게 상기 내부 타이밍 제어신호를 선택하도록 동작함을 특징으로 하는 상기 방법.

【청구항 19】

제17항에 있어서, 다른 평거로부터의 타이밍 제어신호를 선택하고 있는 제2평거로부터의 내부 타이밍 제어신호와 상기 제1평거로부터의 타이밍 제어신호에 의해 확인한 상기 제1 및 제2평거들간의 시간 지연 차가 미리 정해진 유동 범위에 속하면, 상기 제2평거의 예상 추적 경로가 상기 시간 지연 차의 증가 방향일 시 상기 제2평거에게 상기 내부 타이밍 제어신호를 선택하도록 동작함을 특징으로 하는 상기 방법.

【청구항 20】

제19항에 있어서, 상기 제2평거로부터의 내부 타이밍 제어신호에 대응한 시간 지연을 기준으로 한 이른 가설의 경로 전력과 늦은 가설의 경로 전력의 비가 미리 결정한 기준 전력 비보다 크면 상기 제2평거의 예상 추적 경로가 상기 시간 지연 차의 증가 방향이라 판단함을 특징으로 하는 상기 방법.




1020030037201


출력 일자: 2003/9/24

【도면】


【도 1】




【도 2】




【도 3】




【도 4】




【도 5】




【도 6】




【도 7】




【도 8】




【도 9】




【도 10】




【도 11】



【도 12】



【도 13】



【도 14】

